IBM 宣布芯片可容纳近 1000 亿个晶体管——这一里程碑为何重要
芯片制程竞赛迎来关键转折点。IBM 在 2026 年 VLSI 研讨会前夕宣布，成功研制出基于全新 NanoStack 三维晶体管架构的 0.7 纳米（7 埃） 测试芯片，单颗指甲盖大小的芯片可集成近 1000 亿个晶体管，密度约为其 2021 年 2 纳米测试芯片的两倍。当前最先进的量产芯片晶体管数约在 800 亿左右，IBM 此举直接刷新了集成度纪录。
从纳米片到“纳米堆”
此次突破的核心是 NanoStack 架构。不同于当前主流芯片采用的纳米片（nanosheet）平面堆叠方式，NanoStack 将两个纳米片晶体管垂直键合为一个立体结构，每层可独立优化并从两侧分别接触。这种三维设计在 Z 轴方向 上扩展晶体管密度，从而在相同面积下塞入更多计算单元。IBM 早在 2021 年便率先演示了 2 纳米纳米片技术，如今该技术已被台积电、三星等代工厂用于 3 纳米和 2 纳米量产。NanoStack 则被视为下一代 亚 1 纳米 节点的关键路径。
为什么更小的芯片如此重要？
更小的晶体管意味着在单位面积内集成更多功能，同时降低功耗、提升性能并摊薄单次计算成本。对于当前需求旺盛的 AI 工作负载——尤其是云端推理和边缘设备——低功耗、高密度芯片直接决定了模型部署的经济性。IBM 表示，这些芯片将“更便宜、更强大”，有望推动 AI 从训练向大规模推理落地。
竞赛格局：IBM 领先，但量产仍待时日
台积电、英特尔和三星此前均计划在未来两年内实现 个位数纳米 芯片量产，并在本十年末进入亚纳米节点。IBM 此次在实验室中率先实现 0.7 纳米结构，标志着 亚纳米芯片竞赛的阶段性终点。不过，研究级演示与商用化量产之间仍有巨大鸿沟，IBM 自身并不制造芯片，其技术通常授权给代工厂或作为合作伙伴的参考设计。
小结
IBM 的 NanoStack 架构为半导体行业指明了一条超越传统微缩极限的可行道路。尽管距离消费者手中的设备还需数年，但近 1000 亿晶体管的密度已为 AI 时代的算力需求提供了新的想象空间。
